Implementação e avaliação de desempenho de um código corretor de erros multi-bit em memórias SRAM ; Implementation and performance evaluation of a error correction code of a multi-bit SRAM memory
Universidade Federal de Santa Maria ; Brasil ; Ciência da Computação ; UFSM ; Programa de Pós-Graduação em Ciência da Computação ; Centro de Tecnologia, 2022
Hochschulschrift
Zugriff:
The present work presents the performance analysis and the implementing of an ECC capable of correcting 4 bit-flip generated by a single MBU. For this, its HDL code was developed and generated the test vectors for validation of its operation and then implementation in FPGA and ASIC. For its implementation in FPGA, was used Xilinx’s Spartan 3, Spartan 6 and Artix 7 families because they have different design technologies, allowing a comparison between them. For implementation in ASIC, the logic synthesis was performed using XFab’s XH018 design kit and its modified radiation tolerant (RH) version of SMDH. With them, 3 syntheses were made, one with the highest frequency without modifications (XH018 Fast), one with the highest frequency radiation tolerant (XH018 RH) and the last without modification at the same frequency as the modified version (XH018 Normal), then it was performed area, power and frequency analysis between them and the FPGAs, concluding that if you are not going to make circuits using radiation tolerant transistors, it’s possible to use Artix 7 because it has a 17 % lower frequency. ; Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES ; O presente trabalho tem como objetivo apresentar a análise de desempenho e a implementação do algoritmo de ECC capaz de corrigir 4 erros de um único MBU. Para tanto foi desenvolvido seu código HDL, gerado vetores de testes para validação de seu funcionamento e implementação em FPGA e ASIC. Para sua implementação em FPGA optou-se por utilizar as famílias Spartan 3, Spartan 6 e Artix 7 da Xilinx por possuírem tecnologias de fabricação distintas, permitindo uma comparação entre elas. Para a implementação em ASIC realizou-se a síntese lógica utilizando o design kit XH018 da XFab e sua versão modificada tolerante a radiação (RH) da SMDH. A partir da escolha destes fizeram-se 3 sínteses: a de maior frequência sem modificações (XH018 Rápida), a de maior frequência tolerante a radiação (XH018 RH) e a sem modificação na mesma frequência que a versão ...
Titel: |
Implementação e avaliação de desempenho de um código corretor de erros multi-bit em memórias SRAM ; Implementation and performance evaluation of a error correction code of a multi-bit SRAM memory
|
---|---|
Autor/in / Beteiligte Person: | Weber, Augusto Gouvêa ; Martins, João Baptista dos Santos ; http://lattes.cnpq.br/3158303689784382 ; Prior, Cesar Augusto ; Costa, Eduardo Antonio César da |
Link: | |
Veröffentlichung: | Universidade Federal de Santa Maria ; Brasil ; Ciência da Computação ; UFSM ; Programa de Pós-Graduação em Ciência da Computação ; Centro de Tecnologia, 2022 |
Medientyp: | Hochschulschrift |
Schlagwort: |
|
Sonstiges: |
|