Zum Hauptinhalt springen
UB Wuppertal

Suchergebnisse

Katalog

Artikel & mehr
9 Treffer

Suchmaske

Suchtipp für den Bereich Artikel & mehr: Wörter werden automatisch mit UND verknüpft. Eine ODER-Verknüpfung erreicht man mit dem Zeichen "|", eine NICHT-Verknüpfung mit einem "-" (Minus) vor einem Wort. Anführungszeichen ermöglichen eine Phrasensuche.
Beispiele: (burg | schloss) -mittelalter, "berufliche bildung"

Das folgende Suchfeld wird hier nicht unterstützt: "Signatur".

Suchergebnisse einschränken oder erweitern

Aktive Suchfilter

Erscheinungszeitraum

Mehr Treffer

Weniger Treffer

Art der Quelle

Thema

Publikation

Inhaltsanbieter

9 Treffer

Sortierung: 
  1. Detailansicht für Treffer 1 öffnen
    Impact of multiple input switching on delay test under process variation
    Wu, Sean H. ; Chakravarty, Sreejit ; et al.
    In: 2010 28th VLSI Test Symposium (VTS), 2010-04-01, S. 87-92
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  2. Detailansicht für Treffer 2 öffnen
    Identification of critical primitive path delay faults without any path enumeration
    Christou, Kyriakos ; Michael, Maria K. ; et al.
    In: 2010 28th VLSI Test Symposium (VTS), 2010-04-01, S. 9-14
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  3. Detailansicht für Treffer 3 öffnen
    Test-Pattern Grading and Pattern Selection for Small-Delay Defects
    Yilmaz, Mahmut ; Chakrabarty, Krishnendu ; et al.
    In: 26th IEEE VLSI Test Symposium (vts 2008), 2008-04-01, S. 233
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  4. Detailansicht für Treffer 4 öffnen
    An Industrial Case Study of Sticky Path-Delay Faults
    Huang, I-De ; Chang, Yi-Shing ; et al.
    In: 26th IEEE VLSI Test Symposium (vts 2008), 2008-04-01, S. 395
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  5. Detailansicht für Treffer 5 öffnen
    Output Hazard-Free Transition Delay Fault Test Generation
    Menon, Sreekumar ; Singh, Adit D. ; et al.
    In: 2009 27th IEEE VLSI Test Symposium, 2009-05-01, S. 97
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  6. Detailansicht für Treffer 6 öffnen
    Understanding Power Supply Droop during At-Speed Scan Testing
    Pant, Pankaj ; Zelman, Joshua
    In: 2009 27th IEEE VLSI Test Symposium, 2009-05-01, S. 227
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  7. Detailansicht für Treffer 7 öffnen
    Minimizing the Impact of Scan Compression
    Wohl, P. ; Waicukauski, J.A. ; et al.
    In: 25th IEEE VLSI Test Symposium (VTS'07), 2007-05-01, S. 67
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  8. Detailansicht für Treffer 8 öffnen
    Improved handling of false and multicycle paths in ATPG
    Vorisek, V. ; Swanson, B. ; et al.
    In: 24th IEEE VLSI Test Symposium, 2006, S. 1
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
  9. Detailansicht für Treffer 9 öffnen
    Robust test generation for precise crosstalk-induced path delay faults
    Li, Huawei ; Shen, Peifu ; et al.
    In: 24th IEEE VLSI Test Symposium, 2006, S. 1
    Online Konferenz
    Zugriff:
    Volltext
    Wie komme ich dran?
xs 0 - 576
sm 576 - 768
md 768 - 992
lg 992 - 1200
xl 1200 - 1366
xxl 1366 -